# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-050285

(43) Date of publication of application: 12.03.1986

(51)Int.CI.

G11C 11/34 G11C 7/00

(21)Application number: 59-172707

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.08.1984


(72)Inventor: FUKUDA TAKATOSHI

## (54) SERIAL MEMORY DEVICE

### (57)Abstract:

PURPOSE: To attain the high-density packaging of serial memory and to scale down a chip by providing a buffer circuit for outputting data connected to the output of a sense amplifier and a control circuit for controlling a shift register, sense amplifier and buffer circuit and causing the data of the sense amplifier to shift between data.

CONSTITUTION: When the shift register 12 selects one word line WL, transistors Tr21 and Tr22 are turned on, and the information of capacitors C21 and C22 are outputted to bit lines bit 0 and bit 2. Afterward the sense amplifier signal C comes to "H", and the information of the bit line is decided. Simultaneously the information of the bit line is built up in capacitors C23 and C24 since a shift signal A is "H" and transistors Tr23 and Tr24 are on. Then signals A and C come to "L", and the bit line and the capacitors C21 and C22 are precharged. Then a signal B comes to "H" and the information of the capacitors C23 and C24 is outputted



to the bit lines bit 1 and bit 2. Then the signal C comes to "H", and the information is written in the capacitors C21 and C22. When a CLK enters n-number of times, the entire information on the bit line is outputted to a Dout.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪特許出願公開

四公開特許公報(A)

昭61-50285

⑤Int\_Cl\_1 G 11 C 11/34 7/00 識別記号 101 庁内整理番号 8522-5B 匈公開 昭和61年(1986)3月12日

8522-5B 6549-5B

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

シリアルメモリ装置

②特 願 昭59-172707

**纽出 顧 昭59(1984)8月20日** 

の発明者 福田

髙 利

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地。

⑪出 願 人 富士通株式会社

砂代 理 人 弁理士 松岡 宏四郎

VA ## #15

1. 発明の名称

シリアルメモリ装置

2. 特許副求の範囲

メモリセルアレイと、該メモリセルアレイのワード級を選択するシフトレジスタと、該メモリセルアレイの各ピット線に接続されたセンスアンプと、該センスアンプの出力に接続されデータをメモリ装置の外に出力するパッファ回路と、該シフトレジスタと損センスアンプと該バッファ回路を制御する制御回路とよりなり、該センスアンプのデータがピット線間をシフトできるようにしたことを特徴とするシリアルメモリ装置。

3. 発明の詳細な説明

(産业上の利用分野)

本発明はメモリセルアレイを使用したシリアル メモリ装置に関する。

近年メインメモリに使用される I C メモリは高 速化され、高密度化によりビット当たりの単価は かなり低下している。特にグイナミックメモリに おいてその傾向が顕碧である。

一方、メインメモリとの速度のギャップを埋めるため、ビット当たりの単価の特に安いことが要求される磁気ディスク等のシリアルメモリの高速化も製水されている。

従って今後シリアルインクフェイスをもつ半級 体による周辺ノモリ装置の用途が拡大されると考 えられる。

またダイナミックメモリの開発はそのメモリセル密度において最先端にあるので、これのメモリセルアレイを使用したシリアルメモリ装置が考えられる。

(健果の技術と問題点)

従来のシリアルメモリは磁気ディスクや、磁気 テープのように機械的にアクセスするものは速度 が遅い。

そこでシリコンディスクと呼ばれるグイナミックメモリを多数並べてシリアルメモリとして構成するものがあのが、制御が強しく機能上も無駄が多い。

## (問題点を解決するための手段)

上記問題点の解決は、メモリセルアレイと、該メモリセルアレイのワード線を選択するシフトレジスタと、該メモリセルアレイの各ピット線に接続されたセンスアンプと、該センスアンプと、古世辺スクと該センスアンプと該グラフトレジスクと該センスアンプのデータがピット線間をシフトできるようにした本発明によるシリアルメモリ装置により選成される。

#### (作用)

本発明によれば、安価で銀程度の一番高いグイナミックメモリのセルアレイをそのまま使用し、ロウ方向はシフトレジスタにより、カラム方向はシフト機能を有するセンスアンプによりシリアルアクセスを可能としたもので、ダイナミックメモリに較べ周辺回路は少なく、また端子数は極めて少なくてすみ、チップサイズも小さくできる。
(実施例)

## スアンプの回路図である。

このセンスアンプにおいては、仮終段のセンスアンプの出力はラッチ付出力バッファ14を通り、出力端子 Dove よりメモリ装置の外に出力される。また最終段のセンスアンプの出力は、初段のセンスアンプの出力に戻る。

なお、TraiとCaiはメモリセルを構成するトランスファーケートトランジスクと何報器積キャバシクである。TraiとCaiは他のメモリセルを構成するトランジスクとキャバシクである。

15は制御回路で、シフトレジスタ12やセンスアンプ13やバッファ14に、データ、クロック信号、リセット信号を送る。この回路の端子の CS はチップセレクト、 WE はライトイネイブル、 D; は データ人力、CLK はクロック、RST はリセットである。

つぎに詳細な動作について、タイミング図を用いて説明する。

第3図は水発明によるシリアルメモリ装置の動作を説明するタイミング図である。

## 第1図は本発明によるシリアルメモリの構成を 派すプロック図である。

図において、11はダイナミックメモリと全く同 じ情成のメモリセルアレイである。ロウ方向は n ワード、カラム方向はmビットとする。

12はn ピットのシフトレジスタである。 これは 初期リセットにより一番下位のレジスタのみ

・1 \*で、他のレジスクは\*0 \*となる。またクロック(CLK) が1回くるごとに1ビット宛データがシフトされ、\*1 \*出力のレジスクが、メモリセルアレイのn本のうちの1本のワード線のみを選択する。 母終段のレジスクの出力は、初段のレジスク入力に戻る。このシフトレジスクは既知のものでよく、グイナミック型、スクティック型何れてもよい。

13 はセンスアンプであるが、一般のグイナミック型センスアンプにシフト概能を追加し、1回のCLK ごとに、その出力はとなりのセンスアンプへとシフトされる。

352図は本発明によるシフト機能を有するセン

まず外部入力CLK によりすべての動作が始まる。 CLK の立ち下がりによりピット線とセンスアンプ をプリチャージしているセンスアンプのリセット 信号Rが、L になる。

Rが"H"の間にピット級およびシフト級 L L O 、 L L J に接続されたキャパシタ C z z 、 C z z は な波道圧 V ccにプリチャージされている。

ワード線(W L) 方向のシフトレジスタ12の出力は、W L 1 本だけを選択し、選択されたW L が H でになる。このW L は既知のようにプートストラップ回路等を用いて V c c より高いレベルになっており、W L が H となることによりメモリセルのトランスファーゲートトランジスタTr z i と Tr z i が ON となり、 信報器 積用キャパシタ C z i 、 C z z の 信報はピット線 bi t O と bi t 2 へ出力される。

## 35期報61-50285(3)

つぎにシフト信号 A およびセンスアンプ信号 C が " L " となり、 R は " H " となる。 このことにより C 2 2 、 C 2 2 はプリチャージされる。

つぎにRが、L、になった後、シフト信号Bが \*H、となりキャパシタCzz、Czeの個報をとなりのピット級bjtlとbit2へ出力する。

つぎにセンスアンプ信号 C が \* H \* となり、この情報はセンスアンプにより地幅されると同時に 例和で租用 + + パシク C \*1、 C \*1に情報を費き込む。

以上のようにして同一ワード級上の情報はとなりのピット級へとシフトされる。

最終段のセンスアンプにより確定された、ビット級上の情報は出力バッファ14〜出力され、ラッチされる。また最終段のセンスアンプの出力は、WEが、H・であるなら初段のセンスアンプの入力となり、逆にWEが、L・であるなら初段のセンスアンプの入力は Dinにより制御される。

スアンプの回路図、

第3図は木発明によるシリアルメモリ装置の動作を説明するタイミング図である。

図において、

11はメモリセルアレイ、

12はシフトレジスタ、

13はシフト概能を有するセンスアンプ、

14はラッチ付出力バッファ、

15は側御回路、

D。こは出力端子、

CSはチップセレクト端子、

WEはライトイネイブル鎧子、

D; はデータ入力端子、

CLK はクロック端子、

RST はリセット端子、

1r:,とfr:はメモリセルのトランスファーゲー トトランジスク

Cii、Ciiはメモリセルの价報密荷用キャパシ

1.

1 80 、 1 81 はシフト線、

ワード線方向のシフトレジスタ12へのシフト信号はCLK の立ち上がり等によって生成することができる。

以上により<u>n回CLK が入ると最終段のセンスアンプに接続されたビット線上の情報はすべて</u> Dovi へ出力され、また初段のセンスアンプに接続されたビット線上の情報へとシフトされる。このことをm回線り返すとすべての情報は Dovi へ出力され、その情報は元のビットの位置に戻る。

(発明の効果)

以上詳細に説明したように本発明によれば、グイナミックメモリのメモリセルアレイを使用してシリアルメモリ装置が構成でき、その端子数は非常に少なくなり高密度実装が可能となる。またグイナミックメモリに較べ周辺回路は少なくなり、従ってチップサイズは小さくできる。

4. 図面の簡単な説明

第1図は水発明によるシリアルメモリの構成を 示すプロック図、

第2図は本発明によるシフト機能を有するセン

Cis、Cisはシフト用キャパシタ、

WLはワード級、

bitO、bitl, bit2、bit3はピット線、

A、 B はシフト信号、

Cはセンスアンプ信号、

Rはセンスアンプのリセット信号 を示す。

代理人 弁理士 松岡宏四郎



# 預開報 61-50285 (4)

